[verilog] 펄스카운터 베릴로그 코드
// Code your design here module pulse_counter( input source, output reg [3:0] cnt, input clk, input rstn ); reg internal_cnt; always @(posedge clk or negedge rstn) begin if (!rstn) begin internal_cnt = 0; cnt = 0; end else begin if (source == 0) begin internal_cnt = 1; end else begin if (internal_cnt == 1) begin cnt = cnt+1; internal_cnt = 0; end else begin cnt = cnt; internal_cnt = 0; end end e..
카테고리 없음
2023. 7. 2. 17:12
공지사항
최근에 올라온 글
최근에 달린 댓글
- Total
- Today
- Yesterday
링크
TAG
- C언어
- Push
- 이진탐색
- 알고리즘
- 이분법
- Git
- BFS
- 취미
- 큐
- backtracking
- C++
- 정렬
- 구현
- recursive
- 애니메이션
- 영어 어휘
- 메이플스토리
- 재귀함수
- 건이의 특제 떡국 끓이기
- 스택
- 베릴로그
- 백트래킹
- 영화
- Verilog
- 백준
- 구조체
- 너비우선탐색
- BOJ
- 완전탐색
- gem5
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | ||||||
| 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 9 | 10 | 11 | 12 | 13 | 14 | 15 |
| 16 | 17 | 18 | 19 | 20 | 21 | 22 |
| 23 | 24 | 25 | 26 | 27 | 28 |
글 보관함
반응형
250x250